20260601-国盛证券有限责任公司-计算机行业周报_华为韬定律发布_重塑芯片设计及供电范式_14页_1mb

报告摘要

华为韬定律与芯片设计及供电范式变革总结

核心内容

华为在2026年5月25日的IEEE国际电路系统研讨会（ISCAS 2026）上发布了“韬（τ）定律”，提出以“时间缩微”取代“几何缩微”作为半导体演进的新原则。该定律强调通过系统性压缩信号在芯片各层级中的传播时间，结合逻辑折叠等技术，实现性能提升和晶体管密度增加，推动半导体设计从追求更小制程节点转向以先进封装为核心的多层立体设计。

主要观点

性能提升机制：芯片性能提升的核心在于减少信号完成一次完整操作所需的时间，而非单纯依赖晶体管尺寸缩小。
逻辑折叠技术：逻辑折叠作为核心手段，通过垂直堆叠、缩短关键路径走线长度、降低信号传播的电阻和电容负载，实现晶体管密度和电路性能的显著提升。
多层级协同优化：韬定律构建了从器件到系统的多层级协同优化体系，涵盖器件、电路、芯片和系统四个层面，统一时间常数 $\tau$ 作为约束指标。
电源架构变革：基于“时间缩微”理念，华为提出了垂直供电架构（VPD），以应对逻辑折叠带来的供电密度和路径拥挤问题。
技术应用规划：
- 麒麟芯片已于2026年秋季面世，实现性能显著提升，预计到2035年晶体管密度将突破 $400\mathrm{MTr} / \mathrm{mm}^2$，核心频率达到4GHz及以上。
- 昇腾芯片预计在2030年引入逻辑折叠技术，实现硬件集成度提高超过100倍。

关键信息

器件层面：通过优化晶体管和互连电阻及寄生电容，最大限度缩微器件级时间常数 $\tau$。
电路层面：利用逻辑折叠技术突破平面布局限制，显著缩短关键路径长度，降低RC延迟，提升晶体管密度和电路性能。
芯片层面：通过“软件、架构、芯片”的全栈协同设计，实现指令流和数据流的细粒度控制，提高并行度和效率。
系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点统一内存编址和原生内存语义，降低系统通信时延。
电源层面：VPD通过垂直供电，减少IR损耗，提升瞬态响应和信号完整性，适用于高功率密度场景。

技术进展与行业影响

逻辑折叠的实现：华为麒麟芯片已实现逻辑折叠，性能显著提升，未来将向全规模多层折叠演进。
EDA工具链突破：北京大学集成电路学院在“真3D”EDA方向取得关键进展，支持标准单元级跨die划分和三维空间协同优化。
半导体设备需求：逻辑折叠推动混合键合、TSV、CMP及3D堆叠等工艺需求提升，建议关注相关设备厂商。
VPD方案应用：
- Vicor：推出DCM方案，PDN电阻降至 $5\sim 7\mu \Omega$，PDN损耗降低95%。
- MPS：推出Z轴供电架构，PDN损耗降低超过10倍，功率密度达2A/mm²。
- TDK：采用SESUB技术，实现高功率密度的垂直电源。
- 英飞凌：推出OptiMOS TDM2454xx四相功率模块，电流密度达2A/mm²。
- NVIDIA、英特尔、谷歌：已开始尝试VPD方案，成为未来确定性方案之一。

建议关注领域

半导体设备和EDA：建议关注布局超细间距混合键合工艺和TSV工艺的半导体制造企业、国内晶圆厂及先进封装设备企业，如华大九天、概伦电子、广立微等。
国产算力厂商：逻辑折叠为国产算力厂商提供新设计思路，建议关注海光信息、寒武纪、摩尔线程、沐曦股份、天数智芯、壁仞科技等。
电源供应链企业：关注Vicor、MPS、TDK、英飞凌等在VPD方向上的布局，如新雷能、麦格米特、铂科新材、顺络电子、龙磁科技等。

风险提示

技术进展不及预期：技术突破进展较慢可能导致时间表延迟。
国产替代进程不及预期：关键环节国产化进程不足可能影响产业进程。
下游厂商竞争加剧：竞争情况加剧可能导致市场格局恶化。

图表与数据支持

图表1：何庭波在ISCAS 2026发表韬定律演讲。
图表2：展示 $\tau$ 由器件、电路、芯片、系统多层级协同优化体系。
图表3：麒麟芯片演进及技术规划表。
图表4、5：赝3D与真3D流程划分对比。
图表6：VPD方案示意图。
图表7：英飞凌VPD技术方案演进。
图表8：Vicor VPD方案示意图。
图表9：MPS Z轴供电架构。
图表10：TDK μPOL直流变换器方案。
图表11：英飞凌VPD方案示意图。

总结

华为韬定律标志着半导体设计进入“时间缩微”时代，通过逻辑折叠和垂直供电架构（VPD）推动芯片性能提升和能效优化。该技术体系覆盖从器件到系统的多层级协同，有助于突破摩尔定律的物理与成本瓶颈，成为未来芯片设计与供电的主流方向。建议投资者关注相关半导体制造、EDA工具及电源供应链企业，以把握这一技术变革带来的投资机会。

展开完整摘要